什么是处理器性能

处理器指的是中央处理器CPU，CPU的性能大致反映了配置它的微机的性能，所以CPU的性能指标很重要。CPU性能主要取决于它的主频和工作效率。

处理器指的是中央处理器CPU，CPU的性能大致反映了配置它的微机的性能，所以CPU的性能指标很重要。CPU性能主要取决于它的主频和工作效率。

基本概念

处理器是指中央处理器CPU。自从CPU从雏形出现到今天的发展壮大，由于制造技术日益先进，集成度越来越高，内部晶体管数量达到几百万。虽然自CPU最初发展以来，晶体管的数量增加了数倍，但CPU的内部结构仍然可以分为三个部分:控制单元、逻辑单元和存储单元。CPU的性能大致反映了配置它的微机的性能，所以CPU的性能指标很重要。CPU性能主要取决于它的主频和工作效率。

性能参数

计算机的性能很大程度上取决于CPU的性能，而CPU的性能主要体现在它运行程序的速度上。影响运行速度的性能指标包括CPU运行频率、Cache容量、指令系统和逻辑结构。

频率

主频也叫时钟频率，单位是兆赫(MHz)或千兆赫(GHz)，用来表示CPU运行和数据处理的速度。一般主频率越高，CPU处理数据的速度越快。

CPU主频=外部频率×倍频系数。主频与实际运行速度有一定关系，但不是简单的线性关系。所以CPU的主频与CPU的实际计算能力没有直接关系，主频表示CPU中数字脉冲信号振荡的速度。在英特尔的处理器产品中，我们也可以看到这样一个例子:1 GHz安腾芯片的性能几乎与2.66 GHz至强/皓龙一样快，或者1.5 GHz安腾2的性能与4 GHz至强/皓龙差不多快。CPU的运行速度取决于CPU的流水线和总线的性能指标。

外部频率

外部频率为CPU参考频率，单位为MHz。CPU的外部频率决定了整个主板的运行速度。一般来说，在台式电脑中，超频是指超级CPU的外部频率(当然一般情况下CPU的倍频是锁定的)。我相信这个很好理解。但是对于服务器CPU，绝对不允许超频。前面说过，CPU决定主板的运行速度，两者同步运行。如果服务器CPU超频，外部频率改变，就会发生异步操作。(台式电脑很多主板支持异步操作。)这样会造成整个服务器系统的不稳定。

在大多数计算机系统中，外部频率与主板的前端总线不同步，容易与FSB频率混淆。

总线频率

前端总线(FSB)是连接CPU和北桥芯片的总线。前端总线(FSB)的频率直接影响CPU和内存直接数据交换的速度。有一个公式可以计算，即数据带宽=(总线频率×数据位宽)/8，数据传输的最大带宽取决于同时传输的所有数据的宽度和传输频率。比如一个64位的至强Nocona，前端总线为800MHz，根据公式，其最大数据传输带宽为6.4GB/ s。

外频和FSB频率的区别:FSB的速度是指数据传输的速度，外频是指CPU和主板同步运行的速度。也就是说，100MHz外频率意味着数字脉冲信号每秒振荡1亿次；100兆赫兹前端总线意味着每秒可接受的中央处理器数据传输量为100兆赫兹×64位÷8位/字节= 800兆字节/秒..

倍频系数

倍频系数是指CPU主频与外频的相对比例关系。相同外部频率下，倍频越高，CPU频率越高。但其实在外部频率相同的前提下，高倍频的CPU本身意义不大。这是因为CPU与系统之间的数据传输速度是有限的，一味追求高频、获得高倍频的CPU会产生明显的“瓶颈”效应——CPU从系统获取数据的极限速度无法满足CPU运行的速度。一般除了英特尔的CPU工程版锁频外，少数搭载英特尔酷睿2核的奔腾双核E6500K和部分Extreme Edition CPUs不锁频，而AMD之前没有锁频。AMD推出了黑盒版CPU(即倍频版解锁，用户可以自由调节倍频，调节倍频的超频方式比调节外接频率稳定很多)。

躲藏

缓存大小也是CPU的重要指标之一，缓存的结构和大小对CPU速度影响很大。CPU中缓存的运行频率极高，一般与处理器同频运行，工作效率远远大于系统内存和硬盘。在实际工作中，CPU经常需要重复读取同一个数据块。随着缓存容量的增加，读取CPU内部数据的命中率可以大大提高，而不是在内存或硬盘中搜索，从而提高系统性能。但是由于CPU芯片面积和成本的原因，缓存很小。

L1 Cache是CPU的一级缓存，分为数据缓存和指令缓存。内置L1缓存的容量和结构对CPU性能影响很大，但缓存内存由静态RAM组成，结构复杂。在CPU芯片面积不能太大的情况下，L1缓存的容量不能太大。一般服务器CPU的L1缓存容量一般为32-256kb。

L2缓存(L2缓存)是CPU的第二层缓存，分为内部芯片和外部芯片。内部芯片L2高速缓存以与主频率相同的速度运行，而外部L2高速缓存仅是主频率的一半。L2缓存容量也会影响CPU的性能。原则是越大越好。以前家用CPU最大容量是512KB，笔记本电脑可以达到2 MB。然而，用于服务器和工作站的L2高速缓存具有更高的CPU，可以达到8 MB以上。

L3缓存(L3 Cache)可以分为两种，早期的是外部的，有内存延迟，同时在计算大量数据时可以提高处理器的性能。减少内存延迟，提高大数据量的计算能力，对游戏很有帮助。但是，在服务器领域添加L3缓存仍然可以显著提高性能。例如，具有较大L3缓存的配置将更有效地使用物理内存，因此它可以比较慢的磁盘I/O子系统处理更多的数据请求。具有更大L3缓存的处理器提供了更高效的文件系统缓存行为以及更短的消息和处理器队列长度。

其实最早的L3缓存是应用在AMD发布的K6-III处理器上的。当时L3缓存受制造工艺限制，没有集成到芯片中，而是在主板上。其实L3缓存，只能和系统总线频率同步，和主存区别不大。后来，使用L3缓存是英特尔面向服务器市场的安腾处理器。然后是P4EE和至强MP。英特尔还计划在未来推出一款带9MB L3缓存的Itanium2处理器和一款带24MB L3缓存的双核Itanium2处理器。

但是基本上L3缓存对于提高处理器的性能并不是很重要。例如，配备1MB L3缓存的至强MP处理器仍然不是Opteron的对手。所以前端总线的增加会比缓存的增加带来更有效的性能提升。

工作电压

工作电压是指CPU正常工作所需的电压。

早期的CPU(386，486)由于技术落后，工作电压一般为5V，但发展到奔腾586时已经是3.5V/3.3V/2.8V了。随着CPU制造工艺和主频的提高，CPU的工作电压有逐渐下降的趋势，英特尔最新的科波明采用了1.6V的工作电压..低电压可以提高移动便携笔记本和平板的电池寿命；第二低电压可以降低CPU工作时的温度，较低的温度可以使CPU工作在非常稳定的状态；第三，低电压可以使CPU在超频技术上更加发展。

过程

工艺越小，热量输出越小，这样可以集成更多的晶体管，CPU效率会更高。

无序执行和分支预测。乱序执行是指CPU采用允许多条指令不按程序指定的顺序分配并发送到各个对应的电路单元进行处理的技术。

分支是程序运行时需要更改的节点。有无条件分支和条件分支，其中无条件分支只需要CPU按照指令的顺序执行，而条件分支必须根据处理结果来决定程序的运行方向是否改变，所以需要“分支预测”技术的是条件分支。

L1缓存，通常称为L1缓存。CPU内置缓存可以提高CPU的运行效率。

具有回写结构的缓存。它可以为读写操作提供缓存。而直写结构的缓存只对读操作有效。回写缓存基本用在486以上的电脑上。

L2缓存是指中央处理器外部的缓存。

缓存内置于CPU中，用于缓冲要处理的数据。缓存越大，可以缓存的数据就越多。但是，L2缓存越大并不是越好，超过一定等级的效率提升也不明显。L2缓存越大，产生的热量相对增加，导致数据堆积在L2缓存上。

奔腾Pro处理器的L2和CPU同频运行，但是成本高，所以奔腾II是CPU频率的一半，容量512K。为了降低成本，英特尔生产了一种没有L2的叫做赛扬的中央处理器。

超线程

如果可以同时执行多个线程，那么CPU可以发挥更大的效率，也就是超线程技术，减少了系统资源的浪费，可以模拟一个CPU作为两个CPU使用，同时更有效地利用资源，提高性能。

加工技术

管道技术

在解释superPipeline和超标量之前，先了解流水线。流水线是英特尔第一次在486芯片上开始使用。装配线像工业生产中的装配线一样工作。在CPU中，一条指令处理流水线由5-6个功能不同的电路单元组成，然后将一条X86指令分成5-6个步骤，再分别由这些电路单元执行，这样一个CPU时钟周期就可以完成一条指令，从而提高了CPU的运算速度。经典奔腾的每个整数流水线分为指令预取、解码、执行和结果回写四个阶段，浮点流水线分为八个阶段。超标量是通过内置的多条流水线同时执行多个处理器，其本质是在空之间交换时间。Superpipeline通过细化流量、增加主频来完成一个机器周期内的一个或多个操作，其本质是在空之间交换时间。比如奔腾4流水线长达20级。流水线设计的步骤(阶段)越长，完成一条指令的速度越快，因此可以适应工作频率更高的CPU。但是长流水线也带来了一些副作用，可能导致主频越高的CPU实际运行速度越低的现象。英特尔奔腾4就是这种情况。虽然它的主频可以高达1.4G以上，但运行性能远不如AMD的1.2 G Athlon甚至奔腾III-S。

CPU封装是一种保护措施，使用特定材料固化CPU芯片或CPU模块，以防止损坏。一般CPU只有打包后才能交付给用户。CPU的封装方式取决于CPU安装形式和设备集成设计。从大的分类来看，Socket socket安装的CPU是用PGA(网格阵列)封装的，而Slot x slot安装的CPU是用SEC(单面插箱)封装的。还有PLGA(塑料陆地栅格阵列)和奥尔加(有机陆地栅格阵列)等封装技术。由于市场竞争日益激烈，CPU封装技术的发展方向主要是节约成本。

多线程操作

同步多线程，简称SMT。SMT可以通过复制处理器的结构状态，使同一处理器上的多个线程同步执行，共享处理器的执行资源，可以最大化宽发布和乱序超标量处理，提高处理器计算组件的利用率，缓解数据关联或Cache未命中带来的内存访问延迟。当多线程不可用时，SMT处理器几乎与传统的宽发射超标量处理器相同。SMT最吸引人的特点是只需要在小规模上改变处理器内核的设计，在不增加额外成本的情况下，可以显著提高性能。多线程技术可以为高速计算内核准备更多待处理的数据，减少计算内核的空闲时间。这对低端桌面系统来说无疑是非常有吸引力的。从3.06 GHz的奔腾4开始，部分处理器会支持SMT技术。

多核

多核，也称为芯片多处理器。CMP是美国斯坦福大学提出的。其思想是将大规模并行处理器中的SMP(对称多处理器)集成到同一个芯片中，每个处理器并行执行不同的进程。这种多CPU并行运行的程序是实现超高速计算的一个重要方向，称为并行处理。相比于CMP，SMP处理器架构的灵活性更为突出。然而，在半导体工艺已经进入0.18微米之后，线延迟已经超过了栅极延迟，这就要求微处理器设计通过划分许多具有更小规模和更好局部性的基本单元结构来进行。相比之下，化学机械抛光结构已经分为几个处理器内核，每个内核都相对简单，有利于优化设计，因此更有发展前景。IBM的Power 4芯片和Sun的MAJC5200芯片都采用了CMP结构。多核处理器可以在处理器内部共享缓存，提高缓存的利用率，简化多处理器系统设计的复杂性。但是，这并不意味着内核越多，性能越高。比如16核的CPU没有8核的CPU快，因为内核太多，无法合理分配，所以运行速度变慢。购买电脑时请做出选择。2005年下半年，英特尔和AMD的新处理器也将集成到化学机械抛光结构中。新的安腾处理器开发代码为Montecito，采用双核设计，片内缓存至少18MB，采用90nm工艺制造。它的每个独立内核都有独立的L1、L2和L3缓存，其中包含约10亿个晶体管。

对称多处理

SMP(对称多处理)，对称多处理架构的简称，是指在一台计算机上组装的一组处理器(多个CPU)，所有CPU共享内存子系统和总线结构。在这项技术的支持下，服务器系统可以同时运行多个处理器，共享内存和其他主机资源。像双至强，也就是所谓的双路，是对称处理器系统中最常见的一种(至强MP可以支持4路，AMD Opteron可以支持1-8路)。也有少数是16号，不过一般来说，SMP架构的机器可扩展性较差，多处理器很难达到100个以上，一般是8到16个，但这对于大多数用户来说已经足够了。最常见于高性能服务器和工作站级主板架构，如UNIX服务器，最多可支持256个CPU系统。

构建一个SMP系统的必要条件是:支持SMP的硬件包括主板和CPU；支持SMP的系统平台，也是支持SMP的应用软件。为了使SMP系统发挥高效的作用，操作系统必须支持SMP系统，如WINNT、LINUX、UNIX等32位操作系统。也就是说，可以执行多任务和多线程处理。多任务是指操作系统可以让不同的CPU同时完成不同的任务；多线程是指操作系统可以让不同的CPU并行完成同一任务。

要搭建SMP系统，对所选CPU要求很高。首先，APIC(高级可编程中断控制器)单元必须内置于中央处理器中。英特尔多处理规范的核心是使用高级可编程中断控制器(APICS)。再次，相同的产品型号，相同类型的CPU内核，相同的运行频率；最后，尽可能保持相同的产品序列号，因为当两个生产批次的CPU作为双处理器运行时，可能会发生一个CPU负担过重，而另一个CPU负担过轻，不能充分发挥其性能，更糟糕的是，可能会造成崩溃。

NUMA科技

NUMA是一种非统一访问的分布式共享存储技术。它是由几个独立的节点通过高速专用网连接而成的系统，每个节点可以是单个CPU或SMP系统。在NUMA，有许多解决缓存一致性的方法。硬件技术通常用于维护缓存一致性。通常要求操作系统优化NUMA访问内存的不一致性(本地内存和远程内存访问内存延迟和带宽的差异)来提高效率，或者采用特殊的软件编程方法来提高效率。NUMA系统的例子。有三个SMP模块通过高速专网连接形成一个节点，每个节点可以有12个CPU。像Sequent这样的系统最多可以达到64个CPU甚至256个CPU。显然，这是基于SMP并由NUMA技术扩展而来的，它是这两种技术的结合。

无序执行

无序执行是指CPU允许多个指令不按程序指定的顺序分配并发送到每个对应的电路单元进行处理的技术。这样，根据每个电路单元的状态和每个指令是否可以提前执行的具体情况，可以提前执行的指令会被立即发送到相应的电路单元执行，在此期间，指令不会按照指定的顺序执行，然后重排单元会按照指令的顺序重排每个执行单元的结果。采用乱序执行技术的目的是使CPU内部电路满负荷运行，相应提高CPU运行程序的速度。

分支技术

(分支)指令在运行时需要等待结果。一般来说，无条件分支只需要按照指令的顺序执行，而条件分支必须根据处理结果决定是否按照原顺序进行。